Searching PAJ Page 1 of 2

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-069010

(43)Date of publication of application: 07.03.2003

(51)Int.Cl.

H01L 29/78 H01L 21/316 H01L 21/8234 H01L 27/088

(21)Application number : 2001-254597 (71)Applicant : SHARP CORP

(22)Date of filing: 24.08.2001 (72)Inventor: UEDA NAOKI

# (54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device in which the thickness of a gate oxide film does not generate a thickness difference on side faces and the bottom face of a groove when the gate oxide film is formed on the bottom face and the side <sup>2</sup> faces of the groove, and in which oxidation of a first-conductivity-type semiconductor substrate is

suppressed.

SOLUTION: The semiconductor device comprises a MOSFET in which the groove is formed on the first-conductivity semiconductor substrate 1, in which a gate electrode 6 is buried at the inside of the groove via an insulating film, and in which a second-conductivity

source diffusion layer 7 and a second- conductivity drain diffusion layer 8 are formed on both sides of the groove with the buried gate electrode 6. The insulation film formed at the inside of the groove is constituted by laminating a first gate oxide film 4 and a second gate oxide film 5 in this order.

LEGAL STATUS

[Date of request for examination]

18.06.2004



[Date of sending the examiner's decision of 05.01.2006 rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出職公開番号 特購2003-69010

(P2003-69010A) (43)公開日 平成15年3月7日(2003.3.7)

(51) Int.Cl.7 微别紀母 FΙ テーマコート\*(参考) H01L 29/78 HO1L 21/316 X 5F048 21/316 29/78 301V 5F058 21/8234 27/08 102C 5 F 1 4 0 27/088

	客查請求	未請求	請求項の数7	OL	(全 1	(頁)
特顧2001 - 254597(P2001 - 254597)	(71)出顧人	000005049				
(22) 出順日 平成13年8月24日(2001.8.24)		シャーフ株式会社 大阪府大阪市阿倍野区長池町22番22号				
	(72)発明者	上田	植			
		大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内				
	(74)代理人	1000782	82			
		弁理士	山本 秀策			
		特額2001-254597(P2001-254597) (71)出額人 平成13年8月24日(2001.8.24) (72)発明者	特職2001-254597(P2001-254597) (71)出駅人 0000050 シャープ ・シャープ ・大阪府 (72)発明者 上田 道 ・大阪府 ・マープ (74)代理人 1000782	特職2001 - 254597(P2001 - 254597) (71)出版人 000005049 シャープ株式会社 大阪府大阪市阿伯野区 (72)発明者 上田 直蘭 大阪府大阪市阿伯野区 ヤープ株式会社内	特額2001-254597(P2001-254597) (71)出額人 00005049 シャープ株式会社 大阪府大阪市阿南野区長池町(72)発明者 上田 遠着 大阪府大阪市阿南野区長池町 ヤープ株式会社内 (74)代現人 100078282	シャープ株式会社 平成13年8月24日(2001.8.24) 大阪府大阪市阿倍野区長池町22番22号 (72)発明者 上田 底樹 大阪府大阪市阿倍野区長池町22番22号 ヤープ株式会社内 (74)代理人 100078282


最終頁に続く

#### (54) 【発明の名称】 半導体装置およびその製造方法

#### (57) 【要約】

【課題】 遺部の底面および各側面にゲート砂化障を形 成する場合に、ゲート酸化膜の膜厚が、溝部の側面およ び底面において膜厚差を生じず、第1導電型半導体基板 の酸化が抑制される。

【解決手段】 第1 導電型シリコン半導体基板1上に造 部が形成されて、その溝部の内面に絶縁膜を介してゲー ト電極6が埋め込まれ、ゲート電極6が埋め込まれた溝 部の両側に第2導電型のソース拡散層7および第2導電 型のドレイン拡散層8が形成されたMOSFETを有し ており、溝部の内面に形成された絶縁膜が、第1ゲート 酸化膜4、第2ゲート酸化膜5の順番に積層されて構成 されている.



## 【特許請求の範囲】

【請水項1】 第1準電型半導体基板上の所定の位置に 情部が形成されており、散積部の内面に、絶縁膜を介し て第1のゲート電極が埋め込まれ、該第1のゲート電極 が埋め込まれた該積部の両側に、第2準電型のソース拡 販層および第2準電型のドレイン拡散層がそれぞれ形成 された第1のMOSFETを有する半導体を置であっ

て、 該溝部の内面に形成された絶縁膜は、第1ゲート酸化膜 と第2ゲート酸化膜とが順番に積層されて構成されてい 10 ることを特徴とする半導体装置。

【請求項3】 前配第1のMOSFETの前配第1の外 ート電極が埋め込まれた前距前の外側に所定の間隔を 助けて第2簿模型のソース配散層および第2種型のド レイン拡散層がそれぞれ形成され、各所定の間隔の領域 における該第1導電型半導体基底上に第2のゲート電極 がそれぞれ形成されている請求項1に配載の半導体装 便。

【請求項4】 前記第1ゲート酸化膜の膜厚と第2ゲート酸化膜の膜厚との膜厚比が、ほぼ1:1である請求項 301~3のいずれかに記載の半導体装置。

【請求項5】 前記第1 ゲート酸化陳は、シリコンを含 む原料ガスと、酸素を含む原料ガスとの反応によって形 成され、第2 ゲート酸化陳は、酸化雰囲気ガスより供給 される酸化種と、前記第1 導電型半導体基板より供給さ れるシリコン原子との反応によって形成される請求項1 ~4 のいずけかに記載の半導体装置。

【請求項6】 第1導電型半導体基板上の所定の位置 に、溝部を設ける領域を形成する工程と、

該第1導電型半導体基板上の該溝部を設ける領域をエッ 40 チングして、該溝部を形成する工程と、

該講部の内面に第1ゲート酸化膜を形成する工程と、 該講部の内面と該第1ゲート酸化膜との間に第2ゲート 酸化膜を形成する工程と、

該第1ゲート酸化膜および該第2ゲート酸化膜が内面に 形成された該溝部の内部にゲート電極を形成した後に、 該溝部が形成された該第1導電型半導体基板を平坦化す る工程と、

該溝部の両側の該第1 導電型半導体基板上に、該第1 導 電型半導体基板と導電型の異なる第2 連電型のソース拡 50 散層および第2導電型のドレイン拡散層をそれぞれ形成 する工程と、

を包含することを特徴とする半導体装置の製造方法。 【請求項7】 前記第1ゲート酸化膜は、CVD法によ

日前水項 / 川 旧に対 1 / ○ ト酸化映は、 しくり 公によって形成され、前記第 2 ゲート酸化膜は、熱酸化法によって形成される請求項 6 に記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、特に、ゲート電極が半導体基板上 に設けられた溝部に埋め込まれている半導体装置および その製造方法に関する。

#### [0002]

【従来の技術】半導体集類回路では、高集積化を図るために、半導体基板に対するMOSトランジスタおよびパイポーラトランジスタの占者面積を縮小するための様々な技術が提案されている。例えば、MOSFETでは、ゲート種極を半導体基板上に形成された溝部に埋め込むことによって、、めらFETの半導体基板に対する占有面積を縮小し、さらに、ゲート領域の長さを実効的に長くして、チャネル部を長くすることによって、ショートティル効果を制制した構成が静陽50の名名83号公報に開示されている。この公報の構成では、半導体基板上に携を形成し、その構め内面を熟験化することによって、第10分トト酸化壊が飛込されている。この、第

【0003】図5(a)~(g)は、それぞれ特開昭50-8483号公報に開示された半導体装置の製造方法における各工程を示す断面図である。

【0004】まず、図5(a)に示すように、第1導電型シリコン半導体基板31上にシリコン酸化膜33とをそれぞれ順条に関係した後に、シリコン酸化膜33上にフォトレジストを塗布し、フォトリングラフィーによって、第1導電型シリコン半導体基板31上に構型ゲート電極を形成する領域が開口されるようにフォトレジストをパターニングする。その後、エッチングによって、溝型ゲート電極を形成する領域のシリコン窒化膜33、シリコン酸化膜32を順番に除去し、第1導電型シリコン半導体基板31の表面を露出させる。

【0005】次に、図5(b)に示すように、露出した 第1 導電型シリコン半導体基板31の表面をエッチング して、溝部を形成する。

【0006】次に、図5(c)に示すように、擇能が形成 成された第1 準電型シリコン半導体基板31を加熱し、 酸化程と反応させて溝部の内面に機柱酸化吸表形成す る。その後、溝部が形成された第1 準電型シリコン半導 体基板31をファ酸(HF)溶液に浸漬することにより、溝部の表面に形成された機柱酸化浸漬することにあり、溝部の表面に形成された機柱酸化機を除去する。そ

して、再度、溝部が形成された第1導電型シリコン半導

体基板31を加熱し、酸化種と反応させて、溝部の表面 にゲート酸化膜34を形成する。

【0007】次に、図5 (d) に示すように、溝部の内 部のゲート酸化膜34を覆うように、ポリシリコンから 成るゲート電極35を講部の中に埋め込むとともに、シ リコン窒化膜33上にもゲート電極35を積層する。

【0008】次に、図5 (e) に示すように、第1導電 型シリコン半導体基板31上のポリシリコンから成るゲ ート電極35およびシリコン窒化膜33に対して、異方 性ドライエッチングまたはCMP (Chemical Mechanical Polishing:化学的機 械研磨)を行って、シリコン窒化膜33上に積層された ゲート電極35を除去するとともに、シリコン窒化膜3 3 も研磨する。

【0009】次に、図5 (f) に示すように、溝部以外 の領域のゲート電極35を構成するポリシリコンをドラ イエッチングによって除去し、その後、シリコン窒化膜 33も除去する。

【0010】次に、図5 (g) に示すように、第1進電 型シリコン半導体基板31上のポリシリコンから成るゲ 20 ート電極35が埋め込まれた溝部の両側に、シリコン酸 化膜3.2 上よりイオン注入によって不純物を拡散させ る。イオン注入により、シリコン酸化膜32の下方に、 第1導電型シリコン半導体基板31と異なる第2導電型 のソース拡散層36およびドレイン拡散層37が、第1 導電型シリコン半導体基板31上の溝部の両側にそれぞ れ形成される。

【0011】また、半導体基板に埋め込まれた溝型ゲー ト電極を用いる他の例として、隣接するMOSFETの ソース電極またはドレイン電極のいずれか一方を共有す 30 ることにより半導体基板上における1個のMOSFET の占有する面積を小さくする技術がある。

【0012】図6(a)~(f)は、このような例を示 す半導体装置の製造方法における各工程を示す断面図で

【0013】まず、図6(a)に示すように、第1導電 型シリコン半導体基板41上に、第2MOSFETを構 成する第2ゲート酸化膜42、ポリシリコンから成る第 2ゲート電極43およびエッチングマスク材44を順番 オトレジストを塗布し、フォトリソグラフィーにより第 1 導電型シリコン半導体基板 4 1 上に溝型ゲート電極を 形成する領域が開口されるようにフォトレジストをパタ ーニングする。そして、パターニングされたフォトレジ ストをマスクとして、エッチングによって、エッチング マスク材44、第2ゲート電極43、第2ゲート酸化膜 42を順番に除去し、第1導電型シリコン半導体基板4 1の表面を露出させる。

【0014】次に、図6 (b) に示すように、第1導電 型シリコン半導体基板41の表面が露出した領域をエッ 50 チングして第2ゲート電極43に対して、マスク合せを 行なわず自己整合的に溝部を形成する。

【0015】次に、図6 (c) に示すように、図5 (c) において説明した同様の方法により、第1導電型 シリコン半導体基板41に形成された溝部の内面に、第 1MOSFETを構成する第1ゲート酸化膜45を形成 する。

【0016】次に、図6(d)に示すように、遺部の内 部の第1ゲート酸化膜45を覆うように、ポリシリコン から成る第1ゲート電極46を騰部の中に埋め込むとと もに、エッチングマスク材44上にも第1ゲート電極4 6を積層する。

【0017】次に、図6 (e) に示すように、溝部以外 の領域の第1ゲート電極46を構成するポリシリコンを ドライエッチングによって除去する。この時、溝部に埋 め込まれた第1ゲート電極46は、溝部の開口部から所 定の深さまで除去される。その後、溝部の第1ゲート電 極46が除去された相互に対向する各側壁に対して、矢 印にて示すように、斜め上方から不純物をイオン注入す

【0018】 これにより、図6 (f) に示すように、溝 部内面を覆う第1ゲート酸化膜45の外側における第1 導電型シリコン半導体基板 4 1 内の相互に対向する各領 域に、第1導電型シリコン半導体基板41とは導電型の 異なる第2導電型のドレイン拡散層49およびソース拡 散層50がそれぞれ形成される。さらに、溝部の両側の 第2ゲート酸化膜42、第2ゲート電極43およびエッ チングマスク材 4 4 が順番に積層された領域のさらに外 側の各領域に不純物をそれぞれイオン注入する。これに より、第1導電型シリコン半導体基板41とは導電型の 異なる第2導電型のドレイン拡散層48、ソース拡散層 47が第2ゲート酸化障42、第2ゲート電極43およ びエッチングマスク材44の積層領域の両側にそれぞれ 形成される。 さらに、 図 6 (e) において、 不純物をイ オン注入するために、第1ゲート電極46が溝部の開口 部から所定の深さまで除去された部分に、ポリシリコン が埋め込まれて、第1ゲート電極46が溝部の開口部近 傍まで形成される。

【0019】これにより、第2MOSFETが、第2導 に積層した。その後に、エッチングマスク材44上にフ 40 電型のドレイン拡散層48、第2ゲート電極43、第2 導電型のソース拡散層50、および、第2導電型のドレ イン拡散層49、第2ゲート電極43、第2導電型のソ ース拡散層47から構成され、第1MOSFETが、第 2導電型のドレイン拡散層49、第1ゲート電極46、 第2導電型のソース拡散層50から構成される。そし て、第2導電型のドレイン拡散層48、第2ゲート電極 43、第2導電型のソース拡散層50から構成される第 2MOSFETと、第1MOSFETとは、第2導電型 のソース拡散層50が共有され、第2導電型のドレイン 拡散層49、第2ゲート電極43、第2導電型のソース

拡散層 4 7から構成される第2MOSFETと、第1M OSFETとは、第2導電型のドレイン拡散層 4 9が共 有される。

【0020】このように、第1MOSFETと第2MO SFETとは、共有される領域 電極)である第2導電型のドレイン拡散層 49およびソース拡散層 50におい で、接続されるために、半導体基板上に多数のメモリセル等を形成する場合には、微細化に有利となる。

### [0021]

【発明が解決しようとする課題】しかしながら、図5 (g) に示す第1の従来例では、使用される第1導電型 シリコン半導体基板31の表面の面方位が(100)面 に制御されている場合、第1導電型シリコン半導体基板 31の表面からのエッチングによって形成された溝部の 側面の面方位は、(110)面の面方位に近くなってい る。このため講部の側面の面方位が(110)面の面方 位に近い状態で、ゲート酸化膜34を熱酸化法を用いて 構部の底面および各側面に形成した場合、溝部の底面に 形成されるゲート酸化膜34の膜厚と溝部の側面に形成 囲気、酸化温度等) にも依るが、30~100%の膜厚 の差が生じる。このように、溝部の底面および側面に形 成されるゲート酸化膜34の膜厚に差が生じる理由とし ては、熟酸化膜の酸化レートが第1導電型シリコン半導 体基板31表面の面方位に対して依存性を有しているた めであり、熱酸化膜の酸化レートが第1導電型シリコン 半導体基板31表面の面方位に対して依存性を有してい るのは、第1導電型シリコン半導体基板31表面の面方 位上におけるシリコン原子の面密度の差によるものであ るということが知られている。

[0022] 漆帆の底面に形成されるゲート酸化膜3と、 が所定の順導になるように成膜条件の制御を行うと、構 筋の側面に形成されるゲート酸化膜の膜導に、流端の底 面に形成されるゲート酸化膜の膜導に対して、130~ 200%まで増加して、溝部の側面および底面の部分を チャネルとして使用するMOSFETの駆動特性が悪化 するという問題がある。

【0023】また、図6(f)に示す第2の従来例では、平面状の第1準型シリコン半導体基板41の表面に先に形成された第2MOSFETの第2ゲート電極443に対してマスク合せを行なわず自己整合的に形成された溝部の内部に、熟験化により第1ゲート酸化膜45を形成し、その上に第1ゲート酸化45をことにより第1MOSFETが形成されている。この場合、図6(c)に示すように、溝部がに第1ゲート酸化膜45を形成する際に、第1ゲート酸化膜45が第2ゲート酸化線42の下方の溝部に近接した第1溝電型シリコン半導体基板41、および、第2ゲート酸化膜42の上方の溝部に近接した第1端電型シリコンドの振荡板41、および、第2ゲート酸化膜42の上方の溝部に近接したボリンリコンから成る第2ゲート電極43を酸化するととになる。その観果、第2MOSFET

の第2ゲート酸化膜42の膜厚が、溝部側に接近するに つれて順次厚くなり第2MOSFETの駆動特性を劣化 させるおそれがある。

【0024】本発明は、このような課題を解決するものであり、その目的は、半導体基板上に設けられた薄部の底面および各側面に形成されたゲート除化機の関係が、 溝部の側面および底面において膜厚差を生じず、溝部の内部にゲート酸化機が形成される際に、半導体基はおよび溝部の外側のゲート電極の酸化が抑制される半導体接て関係がよびよび発達がある。

## [0025]

【0026】 前記第1のMOSFETの第2導電型のソース拡散層または第2端電型のドレイン拡散層の少なくとも一方を共有するように、第2のMOSFETは、接第1のMOSFETは、接第1のMOSFETは、接第1のMOSFETは、接第1のMOSFETは、接第1のMOSFETは、接第1のMOSFETは、接第1のMOSFETは、2端電型のドレイン拡散層の外側に所定の開降をあけて第2端電型のドレイン拡散層か上に第2端電型のドレイン拡散層が形成され、該所定の開係の領域における該第1準電型が形成され、該所定の開係の領域における該第1準電型が形成されていている。

る。 【0027】前記第1のMOSFETの前記第1のゲート電極が埋め込まれた前記第部の外側に所定の間隔をあけて第2導電型のソース拡散層および第2導電型のドレイン拡散層がよれぞれ形成され、各所定の関隔の領域における該第1第電型半導体基板上に第2のゲート電極がそれぞれ形成されている。

【0028】前記第1ゲート酸化膜の膜厚と第2ゲート酸化膜の膜厚との膜厚比が、ほぼ1:1である。

【0029】前記第1ゲート酸化膜は、シリコンを含む 原料ガスと、酸薬を含む原料ガスとの反応によって形成 され、第2ゲート酸化膜は、酸化雰囲気ガスより供給さ れる酸化催と、前記第1導電型半導体基板より供給され るシリコン原子との反応によって形成される。

【0030】本発明の半導体装置の製造方法は、第1簿 電型半導体基板上の所定の位置に、溝部を設ける領域を 形成する工程と、該第13簿電型半導体基板上の該溝部を 設ける領域をエッチングして、該溝部を形成する工程 と、該溝部の内面と該第15年、ト酸化線との形成する工程 と、該溝部の内面と該第15年、ト酸化線との間に第26年 ート酸化膜を形成する工程と、該第1ゲート酸化膜およ び該第2ゲート酸化膜が内面に形成された該溝部の内部 にゲート電極を形成した後に、 該遺部が形成された該第 1 導電型半導体基板を平坦化する工程と、該溝部の両側 の該第1導電型半導体基板上に、該第1導電型半導体基 板と導電型の異なる第2導電型のソース拡散層および第 2 導電型のドレイン拡散層をそれぞれ形成する工程と、

【0031】前記第1ゲート酸化膜は、CVD法によっ て形成され、前記第2ゲート酸化膜は、熱酸化法によっ 10 て形成される。

#### [0032]

を包含することを特徴とする。

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態を説明する。

【0033】図1は、本発明の第1の実施形態である半 導体装置の要部の断面図である。図1に示す半導体装置 は、第1導電型シリコン半導体基板1上の所定の位置 に、所定の深さの遺部が形成されている。遺部の内部の 各側面および底面には、第1ゲート酸化膜4および第2 ゲート酸化膜5がそれぞれ順番に積層されている。第1 20 ゲート酸化膜4上には、ポリシリコンから成るゲート電 極6が漢部の開口部近傍まで埋め込まれている。

【0034】溝部の両側における第1導電型シリコン半 導体基板1上部には、第1導電型シリコン半導体基板1 とは導電型の異なる第2導電型のドレイン拡散層8およ び第2導電型のソース拡散層7がそれぞれ形成されてお り、第2導電型のドレイン拡散層8トおよび第2導電型 のソース拡散層 7上には、シリコン酸化膜 2 がそれぞれ 稍層されている。

施形態の半導体装置の製造方法における各工程を示す断 面図である。

【0036】まず、図2(a)に示すように、第1導電 型シリコン半導体基板1上に、ウェル層(図示せず)お よび素子分離領域 (図示せず) を形成して、厚さ5~2 0 n m程度のシリコン酸化膜2と、厚さ100~200 nm程度のシリコン窒化膜3とをそれぞれ順番に積層し た後に、シリコン窒化膜3上にフォトレジストを塗布 し、フォトリソグラフィーによって、第1導電型シリコ ン半連体基板1上に満型ゲート電極を形成する領域が開 40 口されるように、フォトレジストをパターニングする。 その後、エッチングによって、溝型ゲート電極を形成す る領域のシリコン窒化膜3、シリコン酸化膜2を順番に 除去し、第1導電型シリコン半導体基板1の表面を露出

【0037】次に、図2(b)に示すように、露出した 第1 導電型シリコン半導体基板1の表面をエッチングし て、深さ100~500nmの溝部を形成する。

【0038】次に、図2(c)に示すように、溝部が形

化種と反応させて溝部の内部に、厚さ5~30nmの犠 牲酸化膜を形成する。この犠牲酸化膜の厚さは、50n m程度が望ましい。その後、激忽が形成された第1導電 型シリコン半導体基板1をフッ酸(HF)溶液に浸漬す ることにより、 遺部の表面に形成された犠牲酸化膜を完 全に除去する。その後、再度、溝部が形成された第1導 電型シリコン半導体基板1を加熱し、第1導電型シリコ ン半導体基板1の表面において、シリコン (Si) を含 有するSiClH2等のガスと酸素を含むN2O等のガス とを反応させて、または、シリコン (Si) を含有する SiClH2等のガスとH2O2等の液体とを反応させ て、溝部の内部に第1ゲート酸化膜4を形成する。

【0039】第1ゲート酸化膜4は、例えばCVD (C hemical Vapor Deposition) 法 により、高温状態において、次の反応式より得られる。 [0040]

 $S i C 1 H_2 + 2 N_2 O \rightarrow S i O_2 + 2 N_2 + 2 H C 1$ 第1ゲート酸化膜4の膜厚は、製造工程において濃部の 表面に形成されるゲート酸化膜の全膜厚が5 n m程度で ある場合、ゲート酸化膜の全膜厚の1/2の2.5nm 程度であることが望ましい。

【0041】次に、図2(d)に示すように、さらに、 酸化雰囲気ガスより酸化種を供給しつつ溝部が形成され た第1導電型シリコン半導体基板1を加熱することによ り、第1導電型シリコン半導体基板1内の第1ゲート酸 化膜4にて覆われた溝部の内面のシリコン(Si)と酸 化種とを反応させて、溝部の内面に第2ゲート酸化膜5 を形成する。第2ゲート酸化膜5は、溝部の内面と第1 ゲート酸化膜4との間に形成される。この場合、第1導 【0035】図2(a)~(h)は、本発明の第1の実 30 電型シリコン半導体基板1の加熱温度は800℃~11 00℃、酸化種には、Dry O2を使用することが好ま しい。また、第2ゲート酸化膜5の膜厚も、製造工程に おいて溝部の表面に形成されるゲート酸化膜の全膜厚が 5 nm程度である場合、ゲート酸化膜の全膜厚の1/2 の2.5 nm程度であり、第1ゲート酸化膜4の膜厚と 第2ゲート酸化膜5の膜厚との膜厚比がほぼ1:1であ ることが望ましい。

【0042】ここで、第1ゲート酸化膜4の膜厚と第2 ゲート酸化膜5の膜厚との膜厚比をほぼ等しくする理由 を説明する。第1ゲート酸化膜4は、溝部の内部の第1 導電型シリコン半導体基板1の表面に堆積するために、 第1導電型シリコン半導体基板1の表面の面方位および 面和さの状態に対して、比較的酸化膜の成膜の状況が安 定しているが、酸化膜自体の結合力が弱い場合がある。 一方、第2ゲート酸化膜5は、溝部の内部の第1導電型 シリコン半導体基板1のシリコン表面を、直接、酸化障 の組成に変質させるために、酸化膜自体の結合力が強 く、シリコン基板との界面特性は優れているが、第1導 電型シリコン半導体基板1の表面の面方位等の状態に成 成された第1導電型シリコン半導体基板1を加熱し、酸 50 膜状態が影響されやすい傾向がある。このため、第1ゲ

ート酸化膜4の膜厚および第2ゲート酸化膜5の膜厚を ほぼ同じ膜厚にして、滞部がにゲート酸化膜4 および5 を形成することによって、滞部のゲート酸化度4 および 5は、それぞれ酸化膜自体の結合力が強くなるととも に、シリコン基板の表面の面方位等の状態に成膜状態が 影響されにくくなり、滞部の各側面と底面とにおいて、 腰厚差が生じなくなる。

【0043】製造されるMOSFETの溝部の内部のゲート酸化膜の膜厚は、MOSFETの要求仕様によって、1~20nmの範囲とされる。

【0044】次に、図2(e)に示すように、溝部の内部の第1ゲート酸化膜4を覆うように、ポリシリコンから成るゲート電極6を溝部の内部に埋め込むとともに、シリコン窓化膜3上にもポリシリコンから成るゲート電極6を増磨する。

[0045] 次に、図2(f)に示すように、第1導電型シリコン半導体基板1上のポリシリコンから成るゲー電極6およびシリコン霊化膜3に対して、異方性ドライエッチングまたはCMP(Chemical Mechanical Polishing:化学的機械研磨)を行って、シリコン霊化限3上に積層されたゲート電極6を除去するとともに、シリコン宣化膜3も研磨して、平坦化する。

【0046】こで、異方性ドライエッデングを用いて 平塩化する場合、漢部に埋め込むゲート電極6の堆積さ せる胰厚は、漢部の幅の最大値の0.6倍以上であることが望ましい。また、CMP法(化学的機械研療法)を 用いて平塩化する場合、漢部に埋め込むゲート電極6の 維積させる医序は、漢部の深さの最大値よりも厚く堆積 させることが領ましい。

[0047] 次に、図2(g) に示すように、溝部以外の領域のゲート電極のを構成するポリシリコンをドライ エッチングによって除去し、その後、溝部の両側のシリコン窒化膜3も除去する。

【0048】次に、図2(h)に示すように、第1導電型シリコン半導体基板1上のポリシリコンから成るゲート電極6が進め込まれた構部の両側に、シリコン酸化膜2上よりイボン注入によって不純物を拡散させる。これにより、シリコン酸化膜2の下方に、第1導電型のソース拡散層7お40が、第1導電型シリコン半導体基板1上の第2導電型シリコン半導体基板1上の標部の両側にそれぞれ形成される。尚、第1導電型シリコン半導体基板1上の第2導電型シリコン半導体基板1次では、第1導電型シリコン半導体基板1次では、第1導電型シリコン半導体基板1の表面に携帯を形成する前に形成しても良い。

【0049】これにより、第1導電型シリコン半導体基 板1上に、ドレイン拡散層8、ゲート電極6、ソース拡 数層7、第1ゲート酸化膜4、第2ゲート酸化膜5を有 するMOSFETが形成される。このMOSFETは、 溝部内部の各側面および底面に同一膜厚の第1ゲート酸 化膜4および第2ゲート酸化膜5が形成されることによって、良好なスイッチング特性が得られる。

【0050】図3(a) および(b)は、本発明の第2 の実施影像である半導体装置なの要部の新面図である。図 3(a)に示す半導体装置は、第1導電型シリコン半導 体基板21上の所定の位置に、所定の概念のを清部が形成されている。清部の内部の各側面および底面には、第 1ゲート酸化酸25および第2ゲート酸化度26が順路 に積層されている。第1ゲート酸化度25上には、ポリ シリコンから成る第1ゲート電極27が清部の開口部近 修装で埋め込まれている。

【0051】 練部内面を優う第1ゲート酸化度25 および第2ゲート酸化度26の外側における第1 薄電型シリコン半導体基板21内の相互に対向する各領域に、第1 導電型シリコン半導体基板21とは薄電型の異なる第2 薄電型のドレイン拡散層30aおよび第2導電型のソース拡散層30bがそれぞれ形成されている。さらに、第2 溥電型のドレイン拡散層30bがら所定の関隔で第2導電型のソース拡散層28および第2導電型のソース拡散層28および第2導電型のソース拡散層28および第2導電型のソース拡散層28および第2導電型のソース拡散層28および第2導電型のドレイン拡散層29がそれ形成されている。

【0052】第2端電型のドレイン拡散層20と第2端 電型のソース拡散層30bとの間、および、第2端電型 のソース拡散層30bと側で、対立数層30 aとの間の第1端電型半端体基板1上には、第3ゲート 酸化膜22、第2ゲート電極23、シリコン錠化膜24 がそれぞれ幅準に積層されている。

【0053】尚、図3 (b) にしめすように、図3

(a) の半導体装置における第2導電型のドレイン拡散 層30aおよび第2導電型のソース拡散層30bを形成 しないようにしてもよい。

【0054】図4(a)~(g)は、図3(a)に示す 本発明の第2の実施形態の半導体装置の製造方法における 全工程を示す断面図である。まず、図4(a)に示すように、第1導電型シリコン半導体基板21上に、第2 MOSFETを構成する第3ゲート酸化膜22、ポリシリコンたのな第2ゲート電極23 まよびシリコン強化膜24上にオトレジストを塗布し、フォトリッグラフィーにより第1導電型シリコン半導体基板21上に第1MOSFE 下を構成する構型ゲート電極を形成する領域が閉口されるようにフォトレジストをパターニングする。そして、バターニングされたフォトレジストをペターニングする。そして、バターニングでよって、シリコン強化膜24、第2ゲート電極23、第3ゲート酸化膜26を解析に除去し、第1電電型シリコン半導体基板210表面を露出させる。

【0055】次に、図4(b)に示すように、第1導電型シリコン半導体基板21の表面が露出した領域をエッ 50 チングして第2ゲート電極23に対してマスク合せを行

付用とししる一ちりしょし

なわず自己整合的に遺部を形成する。

【0056】次に、図4(c)に示すように、溝部が形成された第1導電型シリコン半導体基板21を加熱し、酸化種と反応させて溝部の表面に、犠牲酸化機を形成する。この機健脈化便の厚さは、50mm程度が望ましい。その後、溝部が形成された第1導電型シリコン半導体基板21を力を1を対した機性酸化度を全に除去する。その後、溝部が形成された第1導電型シリコン半導体基板21を加熱し、第1導電型シリコン半導体基板21を加熱し、第1導電型シリコン半導体基板21を加熱し、第1導電型シリコン半導体基板21を加熱し、第1導電型シリコン半導体基板21を対象し、第1導電型シリコンとの表で1を表で1というの表面において、シリコン(Si)を含有するSiClHに等のガスと触表を含むか2の方とを反応させて、連邦に20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを反応させて、溝部の表面に第1分下を1を20季の液体とを2000下を1を20年間に対象を1を20

【0057】第1ゲート酸化膜25は、例えばCVD (Chemical Vapor Depositio n) 法により、高温状態において、次の反応式より得ら れる。

#### [0058]

SiClH2+2N2O → SiO2+2N2+2HCl 第1ゲート酸化膜25の膜厚は、製造工程において溝部 の表面に形成されるゲート酸化膜の全膜厚が5nm程度 である場合、ゲート酸化膜の全膜厚の1/2の2.5n m程度であることが望ましい。

【0059】次に、図4 (d) に示すように、酸化雰囲 気ガスより酸化種を供給しつつ進部が形成された第1漢 電型シリコン半導体基板21をさらに加熱することによ り、第1導電型シリコン半導体基板21内の第1ゲート 酸化膜25にて覆われた溝部の内面のシリコン (Si) と酸化種とを反応させて、溝部の内面に第2ゲート酸化 瞳26を形成する。第2ゲート酸化障26は、灌部の内 面と第1ゲート酸化膜25との間に形成される。この場 合、第1連載型シリコン半連体基板21の加熱温度は8 00℃~1100℃、酸化種には、Drv O2を使用す ることが好ましい。また、第2ゲート酸化膜26の膜厚 も、製造工程において溝部の表面に形成されるゲート酸 化膜の全膜厚が5nm程度である場合、ゲート酸化膜の 全膜厚の1/2の2.5 nm程度であり、第1ゲート酸 化膜25の膜厚と第2ゲート酸化膜26の膜厚との膜厚 40 比は、ほぼ1:1であることが望ましい。これにより、 溝部の内部に第2ゲート酸化膜26を形成する際に、第 2ゲート酸化膜26が第3ゲート酸化膜22の下方の溝 部に近接した第1導電型シリコン半導体基板21、およ び、第3ゲート酸化膜22の上方の溝部に近接したポリ シリコンから成る第2ゲート電極23を酸化することを 抑制し、第3ゲート酸化膜22の膜厚が溝部側に接近す るにつれて順次厚くなることが防止される。

【0060】ここで、第1ゲート酸化膜25の膜厚と第 2ゲート酸化膜26の膜厚との膜厚比をほぼ等しくする 50

理由を説明する。第1ゲート酸化膜25は、濃部の内部 のシリコン基板の表面に堆積するために、シリコン基板 の表面の面方位および面細さの状態に対して、比較的酸 化膜の成膜の状況が安定しているが、酸化膜自体の結合 力が弱い場合がある。一方、第2ゲート酸化膜26は、 溝部の内部のシリコン基板のシリコン表面を、直接、酸 化膜の組成に変質させるために、酸化膜自体の結合力が 強く、シリコン基板との界面特性に優れているが、シリ コン基板の表面の面方位等の状態に成膜状態が影響され やすい傾向がある。このため、第1ゲート酸化膜25の 膜厚および第2ゲート酸化膜26の膜厚をほぼ間じ膜厚 にして、溝部内にゲート酸化膜25および26を形成す ることによって、漢部のゲート酸化膜25および26 は、それぞれ酸化膜自体の結合力が強くなるとともに、 シリコン基板の表面の面方位等の状態に成膜状態が影響 されにくくなり、溝部の側面と底面とにおいて、膜厚差 が生じなくなる。

【0061】製造されるMOSFETの溝部のゲート酸 化膜の膜厚は、MOSFETの要求仕様によって、1~20nmの範囲とされる。

【0062】次に、図4(e)に示すように、溝部の内部の第1ゲート酸化膜25を覆うように、ポリシリコンから成る第1ゲート酸化膜25を溝部の内部に埋め込むとともに、シリコン窒化膜24上にもポリシリコンから成る第1ゲート電極27を腐壊する。

【0063】次に、図4(f)に示すように、第1導電型シリコン半導体基板21上のポリシリコンから成る第1ゲート電極27およびシリコン窒化膜24に対して、具力性ドライエッチングまたはCMP (Chemical Mechanical Polishing:化学的機械研解)を行って、シリコン窒化膜24上に積層された第1ゲート電極27を除去するとともに、シリコン窒化膜24も研禁して、平坦化する。さらに、標部以外の領域の第1ゲート電極27を構成するポリシリコンをドライエッチングによって除去する。この時、清部に埋め込まれた第1ゲート電極27は、構物の開節から所定の深さまで除去される。その後、薄部の第1ゲート電極27が除去された相互に対向する各側壁に対して、矢印にて示すように、斜め上方から不純物をイオン注入する。

【0064】これにより、図4(8)に示すように、携那内面を覆う第1ゲート酸化酸25の膜厚および第2ゲート酸化酸25の膜厚および第2ゲート酸化酸26の外側における第1薄電型シリコン半準体基板21内の相互に対向する各側域に、第1導電型シリコン半導体基板21とは減電型の異なる第2導電型のドレイン拡散層30よおよびソース拡散層30トがそれで表現を記される。その後、溝部の両側の第3ゲート酸化 映22、第2ゲート電極23およびシリコン室化度24が順番に視層された領域のさらに外側の各領域に、不絶物をそれぞれイオン往入する。これにより、第1薄電

シリコン半導体基板 2 1 とは導電型の異なる第 2 導電型のドレイン故院層 2 9、ソース拉散層 2 8 が第 3 ゲート酸化度 2 2、第 2 ゲート電極 2 3 およびシリコン蜜化膜 2 4 の積層領域の両側にそれぞれ形成される。 さらに、第 1 ゲート電極 2 7 が清部の開口部から所定の確さまで除去された部分に、ポリシリコンを埋め込み、第 1 ゲート電極 2 7 が清部の開口部が停まで形成される。尚、第 1 導電型シリコン半導体基板 2 1 上の第 2 導電型のソース 拡散層 2 8 およびドレイン拡散層 2 9 は、第 1 装電型シ 10 コン半導体基板 2 1 の表面に清部を形成する前に形成 しても良い。

【0065】これにより、第2MOSFETの第3ゲー ト酸化膜22の膜厚が溝部側に接近するにつれて順次厚 くなることを防止し、駆動特性が良好な第2MOSFE Tが得られる。第2MOSFETが、第2導電型のドレ イン拡散層29、第2ゲート電極23、第2導電型のソ ース拡散層30b、および、第2導電型のドレイン拡散 層30a、第2ゲート電極23、第2導電型のソース拡 散層28から構成され、第1MOSFETが、第2導電 20 型のドレイン拡散層30a、第1ゲート電極27、第2 導電型のソース拡散層30bから構成される。そして、 第2導電型のドレイン拡散層29、第2ゲート電極2 3、第2導電型のソース拡散層30bから構成される第 2MOSFETと、第1MOSFETとは、第2導電型 のソース拡散層30bが共有され、第2導電型のドレイ ン拡散層30a、第2ゲート電極23、第2導電型のソ ース拡散層28から構成される第2MOSFETと、第 1MOSFETとは、第2導電型のドレイン拡散層30 aが共有される。

【0066】このように、第1MOSFETと第2MO

SFETとは、共有される領域(電極)である第2導電 型のドレイン拡散層30aおよびソース拡散層30bに おいて、接続されるために、半導体基板上に多数のメモ リセル等を形成する場合には、微細化に有利となる。 【0067】図4 (a) ~ (g) には、図3 (a) に示 す半導体装置の製造工程を示したが、図3(a)の半導 体装置における第2導電型のドレイン拡散層30aおよ び第2導電型のソース拡散層30bが形成されていない 図3(b)に示す半導体装置も、同様に製造できる。 【0068】図3(b)に示す半導体装置のMOSFE Tは、第2導電型のドレイン拡散層29、第2道電型の ソース拡散層28、第2ゲート電極23、第1ゲート電 極27を有しており、第2導電型のドレイン拡散層2 9、第2ゲート電極23、第2導電型のソース拡散層2 8から構成される第2MOSFETと、第2導電型のド レイン拡散層29、第1ゲート電極27、第2導電型の ソース拡散層28から構成される第1MOSFETと は、並列接続の状態となり、それぞれの第2ゲート電極

として機能する。したがって、図3(b)に示す半導体 装置におけるMOSFETの構成を、半導体基板上に繰 り返して作製することにより、メモリセルまたはシフト レジスタが形成できる。

#### [0069]

1900 9月 【祭明の効果】本発明の半導体装置は、第1導電型半導体基板上に溝部が形成されて、その溝部の内面に純糠膜を介して第1のゲート電極が埋め込まれ、その第1のゲート電極が埋め込まれ、まの第1のゲート電極が進め込まれ、第1のMOSFETを有しており、溝部の内間に形成された静線膜が、第1ゲート酸化膜、第2ゲート酸化膜の順番に積層されて構成されていることによって、溝部の内部にゲート酸化膜の膜等が、溝部の側面および底面において、膜厚差を生じないようにするとともに、第1導電型半導体基板の酸化も抑制できる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態である半導体装置の要 部の断面図である。

【図2】(a)~(h)は、それぞれ本発明の第1の実施形態である図1に示す半導体装置の製造方法における各工程を示す断面図である。

【図3】 (a) および (b) は、それぞれ本発明の第2 の実施形能である半導体装置の要称の財面図である。 【図4】 (a) ~ (g) は、それぞれ本発明の第2の実施形能である図3 (a) に示す半導体装置の製造方法に

おける各工程を示す断面図である。 【図5】(a)~(g)は、それぞれ従来の半導体装置 の製造方法における各工程を示す断面図である。

【図6】(a) ~ (f) は、それぞれ従来の他の半導体 装置の製造方法における各工程を示す断面図である。 【符号の製明】

- 1 第1導電型半導体基板
- 2 シリコン酸化膜
- 3 シリコン窒化膜
- 4 第1ゲート酸化膜
- 5 第2ゲート酸化膜
- 6 ゲート電極
- 7 ソース拡散層
- 8 ドレイン拡散層
- 21 第1導電型半導体基板
- 22 第3ゲート酸化膜
- 23 第2ゲート電極
- 24 シリコン窒化膜 25 第1ゲート酸化膜
- 26 第2ゲート酸化膜
- 20 第2グート酸化膜 27 第1ゲート電極
- 28 ソース拡散層
- 23および第1ゲート電極27のいずれかが選択ゲート so 29 ドレイン拡散層

村房とししょーちゅしょし 15

30aドレイン拡散層 30bソース拡散層

31 第1導電型半導体基板

32 シリコン酸化膜

33 シリコン窒化膜 34 ゲート酸化膜

35 ゲート電極

36 ソース拡散層

37 ドレイン拡散層

41 第1導電型半導体基板

42 第2ゲート酸化膜

43 第2ゲート電極

4.4 エッチングマスク材

45 第1ゲート酸化膜


46 第1ゲート電極 47 ソース拡散層

48 ドレイン拡散層


49 ドレイン拡散層


50 ソース拡散層

## 【図1】




## [図2]





....



#### フロントページの続き

F ターム(参考) 5F048 AB01 AC01 BA01 BA19 BB02 BB05 BB12 BB19 BC03 BD06 5F058 BA20 BD01 BD04 BD10 BF24 BF29 BF55 BF56 BF62 5F140 AB01 AC32 BA01 BA20 BB02 BB06 BD01 BD05 BD06 BD15 BE01 BE03 BE07 BE10 BF01 BF04 BF43 BF46 BG38 BG40 BK13 BK14